рефераты конспекты курсовые дипломные лекции шпоры

Реферат Курсовая Конспект

Полный дешифратор с инверсными выходами

Полный дешифратор с инверсными выходами - раздел Образование, КОМБИНАЦИОННЫЕ СХЕМЫ На Рис.11,А Приведена Таблица Истинности Для Полного Дешифратора 3&tim...

На рис.11,а приведена таблица истинности для полного дешифратора 3×8 с инверсными выходами, на рис.11,б его условное графическое обозначение и реализуемые выходные функции. Такой дешифратор реализует на своих выходах полный набор макстермов Mi, так как все его выходные функции содержат только одно нулевое значение. Дешифратор с инверсными выходами также можно применять для реализации произвольных ПФ, представленных в СКНФ через конъюнкцию макстермов.

 

Сигнал E для дешифраторов является сигналом разрешения его работы (E=1), если E = 0 – не формируется ни один минтерм (рис.10,б), ни один макстерм (рис.11,б).

 

1.9.3. Неполный дешифратор(дешифратор кода Джонсона)

Приведенные примеры полных дешифраторов показывают, что при получении схем не выполнялась минимизация выходных функций, так как отсутствуют соседние минтермы или макстермы.

Неполный дешифратор формирует неполный набор минтермов (макстермов) – N из возможных 2n для полного дешифратора (N < 2n). Следовательно, в составе наборов входных переменных нет кодовых комбинаций, соответствующих отсутствующим минтермам (макстермам). Отсутствующие кодовые комбинации являются факультативными, что является основанием для минимизации функций выходов дешифратора и может уменьшить сложность схемы неполного дешифратора. В таком случае неполный дешифратор является специализированным преобразователем кода, который для заданных входных кодовых комбинаций формирует соответствующие контермы (дизтермы).

 

На рис.12 приведен пример синтеза неполного дешифратора для декодирования кода Джонсона. Код Джонсона - специальный цифровой код заданной разрядности n, в котором кодовые комбинации формируются путем “вытеснения” единиц нулями, затем – наоборот (см. пример на рис.12,а для n = 3). Количество комбинаций кода Джонсона N = 2n.

Таблица истинности для рассматриваемого примера (рис.12,а) имеет всего 6 строк, отсутствуют наборы с номерами 2 и 5, которые являются факультативными, и которым в картах Карно для выходных функций дешифратора (рис.12,б) соответствуют клетки, обозначенные знаком ×.

Минимизация по картам Карно выходных функций дешифратора с включением в подкубы факультативных клеток приводит к получению для всех функций контермов второго ранга (вместо минтермов третьего ранга для полного дешифратора). Специализированный дешифратор для декодирования кода Джонсона (рис.12,в) требует меньших аппаратных затрат по сравнению с полным дешифратором 3×23, который тоже можно для этого использовать, задействовав нужные выходы.

 

1.9.4. Шифратор(4-канальный приоритетный шифратор прерываний)

Шифраторами называются КС, входящие в группу преобразователей кодов. Шифратор решает задачу, обратную задаче дешифратора. Шифратор (кодер) преобразует входной унитарный (позиционный) код в выходной двоичный код.

При проектировании микропроцессорных устройств часто возникает ситуация, когда несколько периферийных устройств (ПУ) одновременно хотят связаться с микропроцессором (МП) для того, чтобы выполнить определенные совместные действия (подпрограмму, запрашиваемую ПУ). В этом случае говорят, что ПУ вырабатывает сигнал прерывания с целью прервать текущую работу МП и перейти на подпрограмму обслуживания этого ПУ.

Логической задачей обработки всех запросов прерываний для КС, представленной на рис 13,а, является выработка для МП сигнала INT, если

 

есть хотя бы один запрос I0, I1, I2, I3 на прерывание от ПУ и получение кода ПУ, сделавшего запрос (адресного кода A1A0) , по которому МП находит требуемую подпрограмму. При наложении запросов (при совпадении по времени) КС формирует адрес ПУ, имеющего высший приоритет. КС, решающая такую задачу, называется приоритетным шифратором.

Таблица истинности рис.13,б отображает логику работы приоритетного шифратора. Наивысший приоритет имеет запрос I0, низший - I3. Символ показывает, что запрос низкого приоритета игнорируется при совпадении с запросом более высокого приоритета.

Результаты минимизации логических функций INT,A1,A0 и КС для их реализации на ЛЭ основного базиса приведены на рис. 13,в,г.

– Конец работы –

Эта тема принадлежит разделу:

КОМБИНАЦИОННЫЕ СХЕМЫ

Основные аксиомы теоремы и тождества алгебры логики В алгебре логики... Построение комбинационной логической схемы По... Минимизация переключательных функций С помощью карт Карно Суть...

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Полный дешифратор с инверсными выходами

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Основные аксиомы, теоремы и тождества алгебры логики
Методы синтеза и анализа всех классов цифровых схем построены на базе алгебры логики, которая является основным математическим аппа­ратом описания и преобразования структуры цифровых схем [1].

Упражнения
Доказать истинность следующих утверждений. 1. = (

Переключательные функции
Любое логическое выражение, составленное из n переменных с по­мощью конечного числа операций алгебры логики, можно рассматривать как некоторую функцию n переменных. Двоичная функция м

Неполностью определенные переключательные функции
ПФ y(xn-1... x0) называется полностью определенной, если ее значения 0 или 1 заданы на всех 2n наборах. Если же значения функ

Упражнения
Для заданной ПФ: а) составить таблицу истинности; б) получить СДНФ; в) получить СКНФ; г) построить карту Карно.   14. y( x2

По заданной переключательной функции
Структурные формулы для заданной ПФ позволяют осуществить переход к тому цифровому логическому устройству, которое выполняет логические операции, входящие в структурную формулу. Например,

С помощью карт Карно
Задача минимизации структурной формулы ПФ состоит в том, чтобы получить логическое выражение в минимальной дизъюнктивной нормальной форме (МДНФ) или в минимальной конъюнктивной нормальной форме

Упражнения
Найти МДНФ и МКНФ для заданных логических функций, используя карты Карно.   23. y( x2,x1,x0 ) = m1

К заданному базису
Если при проектировании логических схем предъявляется требование получения максимального быстродействия, логическая схема строится на основе представления ПФ в нормальной алгебраической форме.

Упражнения
31. Для каждой логической функции четырех переменных, заданной в МДНФ, найти возможную ненормальную (скобочную) форму. Сопоставить аппаратные затраты при реализации функции в МДНФ и в скобочной фор

Комбинационные схемы
Логическая схема (рис.8) с n входами и k выходами реализует систему переключательных функций y0 ...yk-1. Каждая функция yi (

Полный дешифратор с прямыми выходами
Дешифраторами называются КС, входящие в группу преобразователей кодов. Дешифратор (декодер) преобразует входной n-разрядный двоичный код в унитарный (позиционный) код. В унитарном коде тольк

Мультиплексор. Мультиплексор-демультиплексор
Мультиплексорами называются КС, входящие в группу коммутационных узлов, работающие как переключатели цифровых сигналов. Логику работы мультиплексора раскрывает 4-канальная (4-входовая) механическая

Синтез КС на мультиплексорах
(арифметический сумматор) Логическая функция, реализуемая мультиплексором (рис.14,в) с n адресными входами, по структуре полностью совпадает с СДНФ для функций n перем

Преобразователь кода Грея в двоичный код 8-4-2-1
Код Грея является циклическим кодом, который используется в системах контроля цифровых устройств, в преобразователях механических перемещений в цифровой код и т.д. Две соседние цифровые комбинации

Узел свертки по четности
Сверткой по четности цифрового кода (слова) x3,x2,x1,x0 называется логическое преобразование вида

Упражнения
33. Синтезировать одноразрядный арифметический полный сумматор на ЛЭ основного базиса. Оценить сложность схемы и сравнить с вариантом схемы сумматора на рис.17,д. 34. Синтезировать

Общая структура последовательностного устройства
Цифровое устройство, в котором состояние выхода зависит не только от того, какие сигналы присутствуют на его входах в данное время, но и от того, какие последовательности сигналов поступали на вход

Синхронные триггеры
В качестве элементов памяти в схеме цифрового автомата рис.21 используются триггеры, включенные определенным образом в структуру памяти для обеспечения выполнения его функций. Используемые

Порядок синтеза последовательностного устройства
Любое последовательностное устройство можно выполнить в виде синхронного или асинхронного автомата. Асинхронные автоматы могут быть получены из синхронных с помощью некоторых преобразований, описан

Скремблер. Дескремблер
В последовательных каналах передачи данных синхросигнал для ввода последовательных бит на приемной стороне канала формируется непосредственно из принимаемого сигнала. Частота смены символов (1

Генератор псевдослучайной последовательности
Для генерации М-последовательностей с одним элементом Исключающее ИЛИ получены таблицы подключений входов элемента к выходам Q0,...,QN-1 N-разрядного

Упражнения
40. Проанализировать работу счетчика, составленного из n D-триггеров, включенных по схеме сдвигающего регистра. Для заданной функции управления информационным входом

БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1.Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для втузов. СПб.: Политехника, 1996. 2.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2001. 3.Про

Хотите получать на электронную почту самые свежие новости?
Education Insider Sample
Подпишитесь на Нашу рассылку
Наша политика приватности обеспечивает 100% безопасность и анонимность Ваших E-Mail
Реклама
Соответствующий теме материал
  • Похожее
  • Популярное
  • Облако тегов
  • Здесь
  • Временно
  • Пусто
Теги