Общая структура последовательностного устройства - раздел Образование, КОМБИНАЦИОННЫЕ СХЕМЫ Цифровое Устройство, В Котором Состояние Выхода Зависит Не Только От Того, Ка...
Цифровое устройство, в котором состояние выхода зависит не только от того, какие сигналы присутствуют на его входах в данное время, но и от того, какие последовательности сигналов поступали на входы устройства в предшествующие моменты времени, называют цифровым автоматом. Такие устройства за их способность запоминать последовательности входных или выходных сигналов называют также последовательностными устройствами.
Цифровые автоматы, применяемые в цифровой технике, преимущественно строятся по общей схеме, приведенной на рис.21. Такие автоматы называют автоматами Мура. На рис.21: ЭП – элементы памяти (регистр) c входами D0,...,Dk-1 и выходами Q0,...,Qk-1. КС1 вырабатывает входные сигналы для элементов памяти, используя для этого их текущие состояния выходов (коды Q0,...,Qk-1) и внешние сигналы x0,...,xn-1 (коды настройки на определенный режим работы, сигналы синхронизации и т.п.). КС2 преобразует внутренние рабочие коды состояния устройства Q0,...,Qk-1 в выходные коды y0,...,yk-1.
Состояния всех входов, элементов памяти и выходов рассматриваются в одинаковые дискретные моменты времени. В зависимости от того, как эти моменты времени определены, последовательностные устройства разделяются на синхронные и асинхронные.
В синхронных устройствах дискретные моменты времени задают специальные синхронизирующие сигналы (импульсы), поступающие от некоторого независимого источника синхронизации. В синхронных последовательностных устройствах, следовательно, длительность рабочего такта задается синхронизирующими сигналами.
В отличие от синхронного, в асинхронном последовательностном устройстве дискретные моменты времени определяются моментами изменения состояния входа или состояния памяти, а длительность рабочих тактов определяется интервалом времени, в течение которого состояние автомата не меняется.
Таким образом, работу цифрового автомата Мура (рис.21) можно определить следующими логическими уравнениями
Qt+1=f1(Qt,X t), Y t=f2(Qt), (14)
где Qt – k-разрядное число, определяющее состояние памяти автомата в дискретное время t (текущее состояние памяти); Xt – n-разрядное число, определяющее состояние входов в дискретное время t (текущее состояние входов); Qt+1 – k-разрядное число, определяющее состояние памяти в дискретное время t+1 (последующее состояние памяти); Yt – l-разрядное число, определяющее состояние выходов в дискретное время t (текущее состояние выходов).
Основные аксиомы теоремы и тождества алгебры логики В алгебре логики... Построение комбинационной логической схемы По... Минимизация переключательных функций С помощью карт Карно Суть...
Основные аксиомы, теоремы и тождества алгебры логики
Методы синтеза и анализа всех классов цифровых схем построены на базе алгебры логики, которая является основным математическим аппаратом описания и преобразования структуры цифровых схем [1].
Упражнения
Доказать истинность следующих утверждений.
1. = (
Переключательные функции
Любое логическое выражение, составленное из n переменных с помощью конечного числа операций алгебры логики, можно рассматривать как некоторую функцию n переменных. Двоичная функция м
Упражнения
Для заданной ПФ: а) составить таблицу истинности;
б) получить СДНФ; в) получить СКНФ; г) построить карту Карно.
14. y( x2
По заданной переключательной функции
Структурные формулы для заданной ПФ позволяют осуществить переход к тому цифровому логическому устройству, которое выполняет логические операции, входящие в структурную формулу.
Например,
С помощью карт Карно
Задача минимизации структурной формулы ПФ состоит в том, чтобы получить логическое выражение в минимальной дизъюнктивной нормальной форме (МДНФ) или в минимальной конъюнктивной нормальной форме
Упражнения
Найти МДНФ и МКНФ для заданных логических функций, используя карты Карно.
23. y( x2,x1,x0 ) = m1
К заданному базису
Если при проектировании логических схем предъявляется требование получения максимального быстродействия, логическая схема строится на основе представления ПФ в нормальной алгебраической форме.
Упражнения
31. Для каждой логической функции четырех переменных, заданной в МДНФ, найти возможную ненормальную (скобочную) форму. Сопоставить аппаратные затраты при реализации функции в МДНФ и в скобочной фор
Комбинационные схемы
Логическая схема (рис.8) с n входами и k выходами реализует систему переключательных функций y0 ...yk-1. Каждая функция yi (
Полный дешифратор с прямыми выходами
Дешифраторами называются КС, входящие в группу преобразователей кодов. Дешифратор (декодер) преобразует входной n-разрядный двоичный код в унитарный (позиционный) код. В унитарном коде тольк
Полный дешифратор с инверсными выходами
На рис.11,а приведена таблица истинности для полного дешифратора 3×8 с инверсными выходами, на рис.11,б его условное графическое обозначение и реализуемые выходные функции. Тако
Мультиплексор. Мультиплексор-демультиплексор
Мультиплексорами называются КС, входящие в группу коммутационных узлов, работающие как переключатели цифровых сигналов. Логику работы мультиплексора раскрывает 4-канальная (4-входовая) механическая
Синтез КС на мультиплексорах
(арифметический сумматор)
Логическая функция, реализуемая мультиплексором (рис.14,в) с n адресными входами, по структуре полностью совпадает с СДНФ для функций n перем
Преобразователь кода Грея в двоичный код 8-4-2-1
Код Грея является циклическим кодом, который используется в системах контроля цифровых устройств, в преобразователях механических перемещений в цифровой код и т.д. Две соседние цифровые комбинации
Узел свертки по четности
Сверткой по четности цифрового кода (слова) x3,x2,x1,x0 называется логическое преобразование вида
Упражнения
33. Синтезировать одноразрядный арифметический полный сумматор на ЛЭ основного базиса. Оценить сложность схемы и сравнить с вариантом схемы сумматора на рис.17,д.
34. Синтезировать
Синхронные триггеры
В качестве элементов памяти в схеме цифрового автомата рис.21 используются триггеры, включенные определенным образом в структуру памяти для обеспечения выполнения его функций.
Используемые
Порядок синтеза последовательностного устройства
Любое последовательностное устройство можно выполнить в виде синхронного или асинхронного автомата. Асинхронные автоматы могут быть получены из синхронных с помощью некоторых преобразований, описан
Скремблер. Дескремблер
В последовательных каналах передачи данных синхросигнал для ввода последовательных бит на приемной стороне канала формируется непосредственно из принимаемого сигнала. Частота смены символов (1
Генератор псевдослучайной последовательности
Для генерации М-последовательностей с одним элементом Исключающее ИЛИ получены таблицы подключений входов элемента к выходам Q0,...,QN-1 N-разрядного
Упражнения
40. Проанализировать работу счетчика, составленного из n
D-триггеров, включенных по схеме сдвигающего регистра.
Для заданной функции управления информационным входом
Новости и инфо для студентов