Упражнения - раздел Образование, КОМБИНАЦИОННЫЕ СХЕМЫ 33. Синтезировать Одноразрядный Арифметический Полный Сумматор На Лэ Основног...
33. Синтезировать одноразрядный арифметический полный сумматор на ЛЭ основного базиса. Оценить сложность схемы и сравнить с вариантом схемы сумматора на рис.17,д.
34. Синтезировать преобразователь двоичного кода 8-4-2-1 в код Грея на логических элементах Исключающее ИЛИ.
35. Получить логическую схему свертки по четности для байта данных.
36. Синтезировать дешифратор в соответствии с таблицей истинности на ЛЭ основного базиса:
37. а) синтезировать преобразователь кода на логических элементах основного базиса. Входной код - двоично-десятичный (двоичные 4-разрядные числа Q3Q2Q1Q0, эквивалентные десяти десятичным цифрам), выходной код – 7-разрядный код управления 7-сегментным индикатором.
Система логических функций сегментов индикатора:
s1 = ( 1,4 ) + ( 10,11,12,13,14,15 ),
s2 = ( 5,6 ) + ( 10,11,12,13,14,15 ),
s3 = ( 2 ) + ( 10,11,12,13,14,15 ),
s4 = ( 1,3,4,7,9 ) + ( 10,11,12,13,14,15 ),
s5 = ( 1,4 ) + ( 10,11,12,13,14,15 ),
s6 = ( 1,2,3,7 ) + ( 10,11,12,13,14,15),
s7 = ( 0,1,7 ) + ( 10,11,12,13,14,15 ).
б) убедиться в том, что полученная схема формирует символы десятичных цифр. Получить путем анализа схемы изображения формируемых символов в случае поступления на вход 4-разрядных двоичных чисел, эквивалентных шестнадцатеричным цифрам A ,B, C, D, E, F.
38. Выполнить упражнение 37 при условии, что преобразователь кода формирует все шестнадцатеричные цифры при подаче на вход соответствующих им 4-разрядных двоичных кодов. Систему логических функций сегментов индикатора сформировать самостоятельно. Для построения схемы использовать дешифратор ИД3.
39. Синтезировать схему для реализации системы логических функций на 8-канальных мультиплексорах:
y1( x2,x1,x0 ) = ( 5, 6, 7 ) + ( 2, 3 ),
y2( x2,x1,x0 ) = ( 1, 4, 5 ) + ( 2,3 ).
40. Синтезировать схему для реализации системы логических функций на 4-канальных мультиплексорах:
Основные аксиомы теоремы и тождества алгебры логики В алгебре логики... Построение комбинационной логической схемы По... Минимизация переключательных функций С помощью карт Карно Суть...
Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ:
Упражнения
Что будем делать с полученным материалом:
Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:
Основные аксиомы, теоремы и тождества алгебры логики
Методы синтеза и анализа всех классов цифровых схем построены на базе алгебры логики, которая является основным математическим аппаратом описания и преобразования структуры цифровых схем [1].
Упражнения
Доказать истинность следующих утверждений.
1. = (
Переключательные функции
Любое логическое выражение, составленное из n переменных с помощью конечного числа операций алгебры логики, можно рассматривать как некоторую функцию n переменных. Двоичная функция м
Упражнения
Для заданной ПФ: а) составить таблицу истинности;
б) получить СДНФ; в) получить СКНФ; г) построить карту Карно.
14. y( x2
По заданной переключательной функции
Структурные формулы для заданной ПФ позволяют осуществить переход к тому цифровому логическому устройству, которое выполняет логические операции, входящие в структурную формулу.
Например,
С помощью карт Карно
Задача минимизации структурной формулы ПФ состоит в том, чтобы получить логическое выражение в минимальной дизъюнктивной нормальной форме (МДНФ) или в минимальной конъюнктивной нормальной форме
Упражнения
Найти МДНФ и МКНФ для заданных логических функций, используя карты Карно.
23. y( x2,x1,x0 ) = m1
К заданному базису
Если при проектировании логических схем предъявляется требование получения максимального быстродействия, логическая схема строится на основе представления ПФ в нормальной алгебраической форме.
Упражнения
31. Для каждой логической функции четырех переменных, заданной в МДНФ, найти возможную ненормальную (скобочную) форму. Сопоставить аппаратные затраты при реализации функции в МДНФ и в скобочной фор
Комбинационные схемы
Логическая схема (рис.8) с n входами и k выходами реализует систему переключательных функций y0 ...yk-1. Каждая функция yi (
Полный дешифратор с прямыми выходами
Дешифраторами называются КС, входящие в группу преобразователей кодов. Дешифратор (декодер) преобразует входной n-разрядный двоичный код в унитарный (позиционный) код. В унитарном коде тольк
Полный дешифратор с инверсными выходами
На рис.11,а приведена таблица истинности для полного дешифратора 3×8 с инверсными выходами, на рис.11,б его условное графическое обозначение и реализуемые выходные функции. Тако
Мультиплексор. Мультиплексор-демультиплексор
Мультиплексорами называются КС, входящие в группу коммутационных узлов, работающие как переключатели цифровых сигналов. Логику работы мультиплексора раскрывает 4-канальная (4-входовая) механическая
Синтез КС на мультиплексорах
(арифметический сумматор)
Логическая функция, реализуемая мультиплексором (рис.14,в) с n адресными входами, по структуре полностью совпадает с СДНФ для функций n перем
Преобразователь кода Грея в двоичный код 8-4-2-1
Код Грея является циклическим кодом, который используется в системах контроля цифровых устройств, в преобразователях механических перемещений в цифровой код и т.д. Две соседние цифровые комбинации
Узел свертки по четности
Сверткой по четности цифрового кода (слова) x3,x2,x1,x0 называется логическое преобразование вида
Общая структура последовательностного устройства
Цифровое устройство, в котором состояние выхода зависит не только от того, какие сигналы присутствуют на его входах в данное время, но и от того, какие последовательности сигналов поступали на вход
Синхронные триггеры
В качестве элементов памяти в схеме цифрового автомата рис.21 используются триггеры, включенные определенным образом в структуру памяти для обеспечения выполнения его функций.
Используемые
Порядок синтеза последовательностного устройства
Любое последовательностное устройство можно выполнить в виде синхронного или асинхронного автомата. Асинхронные автоматы могут быть получены из синхронных с помощью некоторых преобразований, описан
Скремблер. Дескремблер
В последовательных каналах передачи данных синхросигнал для ввода последовательных бит на приемной стороне канала формируется непосредственно из принимаемого сигнала. Частота смены символов (1
Генератор псевдослучайной последовательности
Для генерации М-последовательностей с одним элементом Исключающее ИЛИ получены таблицы подключений входов элемента к выходам Q0,...,QN-1 N-разрядного
Упражнения
40. Проанализировать работу счетчика, составленного из n
D-триггеров, включенных по схеме сдвигающего регистра.
Для заданной функции управления информационным входом
37. а) синтезировать преобразователь кода на логических элементах основного базиса. Входной код - двоично-десятичный (двоичные 4-разрядные числа Q3Q2Q1Q0, эквивалентные десяти десятичным цифрам), выходной код – 7-разрядный код управления 7-сегментным индикатором.
( 1,4 ) + 
( 10,11,12,13,14,15 ),
( 5, 6, 7 ) + 
Новости и инфо для студентов