Реферат Курсовая Конспект
Конспект лекций по дисциплине: Цифровые устройства и микропроцессоры - Конспект Лекций, раздел Философия, Санкт-Петербургский Государственный Университет Аэрокосмического Приборострое...
|
Санкт-Петербургский Государственный университет аэрокосмического приборостроения
Кафедра “Радиотехнические системы”
Конспект лекций по дисциплине:
“Цифровые устройства и микропроцессоры”
Часть первая: “Цифровые устройства”
Лекции доцента кафедры 22 Смирнова В.Г.
Год
Это не учебник и не лекции.
Это только конспект.
Содержание
Параметры логических элементов……………………стр. 3
Схемотехника логических элементов………………..стр. 4
Элементарные логические функции………………….стр. 7
Составление логических функций…………………….стр. 9
Комбинационные устройства…………………………..стр. 10
Последовательностные устройства……………………стр. 17
Арифметические основы работы
цифровых устройств………..стр. 23
Программируемая логическая матрица……………..стр. 32
Цифро-аналоговые преобразователи…………………стр. 33
Аналого-цифровые преобразователи…………………стр. 34
Знакосинтезирующие индикаторы……………………стр 37
Литература………………………………………………….стр. 44
Схемотехника логических элементов
Схемотехника элементов ТТЛ (транзистор транзисторная логика).
Основным активным элементом схемотехники ТТЛ является биполярный транзистор (кремниевый с n-p-n структурой).
Рис. 1.2.1 Схема логического элемента на многоэмиттерном биполярном транзисторе.
Таблица истинности такого логического элемента (3И-НЕ) будет выглядеть следующим образом:
Х1 | Х2 | Х3 | у |
В логическом элементе ТТЛ логическая функция реализуется с помощью многоэмиттерного биполярного транзистора VT1.
Рис. 1.2.2 Схема электрическая принципиальная ТТЛ элемента, с использованием квазикомплементарной пары
VT1 — выполняет заданную логическую функцию;
VT2 — фазоинвертор, который обеспечивает управление транзисторами VT3 и VT4;
VT3 и VT4 — транзисторы квазикомплементарного выходного каскада.
В выходном каскаде транзистор VT3 — усилитель с общим коллектором, VT4 — с общим эмиттером.
Диод VD1 предназначен для разноса потенциалов эмиттера VT3 и коллектора VT4 за счет протекания через него тока.
R4 — токоограничивающий резистор, который обеспечивает конечный ток в последовательной цепи VT3, VT4 в те моменты времени, когда VT3 уже открыт, а VT4 еще не закрыт, потому как насыщен.
Отличительной особенностью элемента ТТЛ является насыщенный режим работы транзистора VT4, благодаря чему достигается высокая нагрузочная способность, но снижается быстродействие. Для повышения быстродействия используются диоды Шоттки и транзисторы с переходом Шоттки, что позволяет исключить насыщение и оставить высокую нагрузочную способность. Такие логические элементы имеют аббревиатуру ТТЛШ и имеют широкое применение.
Элементарные логические функции
Алгебра логики (булева алгебра)
· Первый закон обычной алгебры.
Коммутативный (переместительный) закон:
Х1+Х2=Х2+Х1;
Х1.Х2=Х2.Х1.
· Второй закон обычной алгебры.
Ассоциативный (сочетательный) закон:
Х1+(Х2+Х3)= (Х1+Х2)+Х3;
Х1.(Х2.Х3) = (Х1.Х2).Х3.
· Третий закон булевой алгебры.
Дистрибутивный (распределительный) закон:
(Х1+Х2).(Х1+X3)= Х1+Х2.Х3.
Аксиомы формальной логики
· Х1+Х1=1;
· Х1.Х1=0;
· Х2+Х2.Х3=Х2(1+Х3)= Х2.
Правила формальной логики
· Правило склеивания:
Х1(Х1+ Х2)=Х1;
· Правило повторения:
Х1.Х1=Х1 Х1+Х1=Х1;
· Правило отрицания:
Х1+Х1=1;
· Аксиома двойного отрицания:
(Х1)=Х1;
· Операции с постоянными:
Х1.1=Х1 Х1+1=1; 0 =1; | Х1.0=0; Х1+0= Х1; 1 = 0 |
Теорема Де Моргана
· Х1+Х2=Х1.Х2;
· Х1.Х2= Х1+Х2;
· Х1+Х2+Х3=Х1.Х2.Х3.
Элементарные логические функции
· х1+х2 = у — дизъюнкция (логическое сложение):
· х1.х2 = у — конъюнкция (логическое умножение):
· у = f(х1) = х1 — инверсия (отрицание):
Таблица всевозможных функций двух переменных
х1 | х2 | у0 | у1 | у2 | у3 | у4 | у5 | у6 | у7 | у8 | у9 | у10 | у11 | у12 | у13 | у14 | у15 |
у14 — логическое сложение;
у8 — логическое умножение;
инверсии нет;
у7 — логическая функция И-НЕ (штрих Шефера);
у1 — логическая функция ИЛИ-НЕ (стрелка Пирса);
у9 — операция эквивалентности (исключающее ИЛИ-НЕ);
у6 — операция неэквивалентности (исключающее ИЛИ; полусумматор по модулю 2).
Реализация функции эквивалентности в базисе И-ИЛИ-НЕ.
Таблица истинности такого логического элемента:
х1 | x2 | y |
Реализация функции неэквивалентности в базисе И-ИЛИ-НЕ.
Таблица истинности такого логического элемента:
х1 | x2 | y |
Составление логических функций
Совершенная дизъюнктивная нормальная форма (СДНФ)
Задача: торговый автомат по продаже чего-либо, стоимостью 3 у.е., принимает монеты, достоинством 1, 2 и 5 у.е., необходимо разработать логический автомат таким образом, чтобы аппарат смог выдать что-либо только лишь при необходимой и достаточной сумме, т.е. ³3 у.е. (выдача сдачи не предусмотрена).
Решение:
Цифровые устройства
Табличный алгоритм работы комбинационного устройства принято называть таблицей истинности.
Последовательностные устройства
В отличии от комбинационных устройств, состояние выходов последовательностного устройства определяется не только состоянием входов в данный момент дискретного времени, но и состоянием входов и выходов устройства в предшествующий момент дискретного времени. Отсюда основное различие в описании последовательностных устройств: в описании работы последовательностного устройства обязательно присутствует переменная, имеющая смысл дискретного времени. Табличная форма описания последовательностного устройства называется таблицей состояний. Для последовательностного устройства очень важным является описание работы с помощью графика состояний. И еще одна форма описания: с помощью графа состояний.
Первая группа последовательностных устройств
Операции вычитания и сложения в двоичном коде
В соответствии с алгоритмом операции сложения, можно составить таблицу истинности, полностью характеризующую работу полного сумматора, в каждом разряде перенос ri образует третье слагаемое, следовательно, многоразрядный сумматор может быть реализован путем последовательного включения одноразрядных полных сумматоров, такая схема приведена ниже.
Рис. 1.6.2Схема электрическая принципиальная многоразрядного сумматора
Анализ схемы: при суммировании двух n-разрядных чисел может возникнуть переполнение; эта схема может выполнить суммирование двух n-разрядных разнозначных чисел, при этом отрицательное число должно быть представлено в дополнительном коде.
Реализация операции умножения двоичных чисел
ai • bi , если ai • bi < g;
Si умн =
ai • bi – ( ](ai • bi)/g[ -1) , если ai • bi ³ g.
0, если ai • bi < g;
ri умн =
](ai • bi)/g[ -1, если ai • bi ³ g.
Подобно алгоритму сложения можно привести правило умножения двух цифр ai и bi i-го разряда при произвольном основании системы счисления
Обозначение: ]*[ — целая часть представленной в скобках дроби.
При g = 2 система, представляющая алгоритм, упрощается, так как ri всегда равно нолю, а Si умн равно логическому произведению ai и bi. При перемножении чисел операции над знаками и численными значениями производятся раздельно, при нашей кодировке при определении знака произведения можно использовать функцию неэквивалентности; необходимое для размещения произведения число разрядов при n-разрядных сомножителях равно 2•N. Образование произведения сводится к суммированию частных произведений с учетом сдвига разрядов; для n-разрядных сомножителей необходимо сложить (n–1) пару слагаемых, именно такой алгоритм реализуется в большинстве устройств вычислительной техники, однако скорость выполнения операции умножения в соответствии с этим алгоритмом не достаточно высока для применения при обработке сигналов в режиме реального времени.
Метод ускоренного умножения может быть реализован в матричных вычислительных устройствах. Метод ускоренного умножения сводится к одновременному образованию всех частных произведений и их суммированию на полных одноразрядных сумматорах.
A | B |
a0 a1 a2 | b0 b1 b2 |
a2 a1 a0
b2 b1 b0
a2b0 a1b0 a0b0
a2b1 a1b1 a0b1
a2b2 a1b2 a0b2 .
S5 S4 S3 S2 S1 S0
Рис. 1.6.3Схема перемножителя двух двоичных 3-хразрядных чисел на полных одноразрядных сумматорах
В основе такого устройства, как видно, лежит полный одноразрядный сумматор, выполненный в виде комбинационного устройства — матричного перемножителя, схема которого приведена на рис. 1.6.4.
Рис. 1.6.4Схема электрическая принципиальная матричного перемножителя
Таблица состояний матричного перемножителя выглядит следующим образом:
ai | bi | ri | ci | Ri | Qi |
Знакосинтезирующие индикаторы (ЗСИ)
Знакосинтезирующие индикаторы служат для отображения информации.
Существует 3 типа знакосинтезирующих индикаторов:
· Вакуумнолюминесцентные;
· Жидкокристаллические;
· Полупроводниковые или светодиодные.
Основные параметры:
1. яркость – В.(оптимальный уровень яркости 100-150 Кд/м2).
Контрастность -К.
К=100%•(Вi- Вф)/ Вф – при яркости изображения > яркости фона.
К=100%•(Вф – Вi)/ Вф – при яркости изображения < яркости фона.
Различают 3 типа изображений:
· слабоконтрастные изображения (К до 0,2).
· среднеконтрастные изображения (К от 0,2 до 0,5).
· высококонтрастные изображения (К более 0,5).
3. угол зрения. Численное значение угла зрения соответствует восприятию информации с поля индикатора с заданной контрастностью в пределах плоского или телесного угла.
4. цвет свечения. (наиболее лучшее сочетание цветов: черное – белое или черное – желтое).
Глаз обладает существенно нелинейными свойствами, поэтому контрастность при изменении яркости фона существенно влияет на четкость изображения.
ЛИТЕРАТУРА
– Конец работы –
Используемые теги: Конспект, лекций, дисциплине, Цифровые, устройства, Микропроцессоры0.091
Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ: Конспект лекций по дисциплине: Цифровые устройства и микропроцессоры
Если этот материал оказался полезным для Вас, Вы можете сохранить его на свою страничку в социальных сетях:
Твитнуть |
Новости и инфо для студентов